PAT-NO:

JP358060559A

DOCUMENT-IDENTIFIER:

JP 580,60559 A

TITLE:

MULTICHIP PACKAGE

PUBN-DATE:

April 11, 1983

INVENTOR-INFORMATION:

NAME

YOSHIHARA, KUNIO

ASSIGNEE-INFORMATION:

NAME

TOSHIBA CORP

COUNTRY

N/A

APPL-NO:

JP56158226

APPL-DATE:

October 6, 1981

INT-CL (IPC): H01L021/82, H01L027/04

US-CL-CURRENT: 257/E21.602, 361/683

## ABSTRACT:

PURPOSE: To obtain a multichip package whose internal connections are switchable electrically, while unnecessitating the replacement thereof, by a method wherein input-output signal lines selecting a plurality of electronic function elements of the same kind are switched to each other or to a specified element.

CONSTITUTION: Address data lines which are common input-output lines for signal lines other than a chip enable CE being a signal line for selection of

memory cells M<SB>1</SB>&sim; M<SB>n</SB>, are connected commonly, while CE alone is decoded for selecting each memory cell. M<SB>0</SB> is an extra redundant memory cell for constituting this memory module, and address lines A<SB>o</SB>&sim;A<SB>i</SB>, data lines D<SB>1</SB>&sim; D<SB>j</SB>, a write enable WE, and an output enable OE are connected commonly with remaining memory cells M<SB>1</SB>&sim;M<SB>n</SB>, while only the chip enable CE, which is a redundant memory cell, is made switchable to any one of CEs M<SB>1</SB>&sim;M<SB>n</SB>. Thereby any faulty chip can be switched electrically with ease. A pad SW for switching is usually connected to C<SB>0</SB> and led outside as CE<SB>0</SB>, whereby the operation of the redundant memory M<SB>0</SB> can be checked.

COPYRIGHT: (C) 1983, JPO&Japio

根域的哲學などによって正常な部分を不良にしてしまり確率も高い。また、A/D 又は D/A コンパータなどのアナログ素子では、一般に、アナログ素子では、一般に、アナログ素子を複な個実践した配種をが大きく、アナログ素子を複な個実践した配種をが大きく、アナログ素子がも作可能であるに、もかかわらず、直接性の仕様を満足できない為に、不良素子として交換せざるを得ない割合となる。 では、実践後の性能と価格は、実装的のま子の性能分布によって裏実上割約されている。

本発明の目的は、上配の技術の欠点を除去し、 電子の機能累子の交換を不要にする。電気的に内 部接続切着と可能なマルチ・チップ・パッケージ を提供するととにある。

本発明は、配離基板上に実装されている同一種 類で複数の電子的機能電子を選択する入出力信号 種を相互に、若しくは特定の電子的機能電子と切 着えることを特徴としたマルテ・テップ・バッケ ージである。

るのみならず、配離若板上のすべてのメモリ素子の電子的機能をテストした後、そのテストデータにもとづきパッケージ全体の価値が最も高くなるようメモリ素子の切替えができる。尚第1回にかいて、Dはアドレスデコーダ。 DI/O はデコーダ 入出力級である。

本発明の他の一具体例として項2回に示す。ディジョル入力ラッチ型D/Aコンパータ求子を複数個D/A1~D/An、同一配被基板上に実装し、ディジョル入力DI1~DI1 及びストローブ信号Sを共通に結構する。かのかののD/Aコンパータま子を選択するチップ・セレクト CS は相互についまるように配線用パッドを引意してから、かのかののD/Aコンパータネ子のT・ログ出るよう配慮されている。この方法によう配慮されている。この方法によう配慮されている。この方法にように被を板上のすべてのD/Aコンパータ末子は、比較を板上のすべてのD/Aコンパータ末子は、けるとができる。

4. 図面の簡単な説明

一つの具体例において、本発明は第1回に示す ように同一に接続されるべきアドレス糖 Ao~Ai. データ観をもつ n 朝の電子的機能素子であるとと ろのメモリー素子 M1~Mn で構成されたメモリモジ ュールに用いられる。とのメモリモジュールでは、 メモリポ子Mi~Mnの選択用信号 であるチップィ キーブル CE 以外の共通の入出力線であるアドレ ス・データ各級は共通に勧譲し、 CE のみをデコ ドして各メモリー男子を選択している。 Moはこの メモリモジュールを構成するには余分の冗長メモ リネ子であり、アトレス酸 Ao~Ai ,データ級 Di~ ·Di。ライトネーブルWE、アウトブットネーブル OBを乗りのメモリ票子 Mi ~Mn と共通に接続し、 冗長メモリボ子のチップイネーブル CE のみを、 Mi ~Mn の CE の任意の一つと切替えられるように することにより、容易に不良チップの電気的切響 えが可能となる。通常は切響を用パッド SWをCo に接続し、 CEo として外部へ取出してかくことに より、冗長メモリ素子 Mo の動作確認を行えりこと ができる。つまり、単化不良メモリポ子を除去す

第1 例は本発明の一実施例を説明するためのマルチ・チップ・パッケージの平面図、第2 図は本発明の他の実施例を説明するためのマルチ・チップ・パッケージの平面図である。

D:アドレスデコーダ、Ao〜Ai:アドレス種、Di〜Dj:データ様、WE:ライトネーブル、Mj〜Mn:メモリ東子、Mo:冗長メモリ東子。OE:アウトブットイネーブル。

代理人 弁理士 即 近 憲 佑 (ほか1名)